

S 系列交换机

ENP 原理技术白皮书

文档版本 01

发布日期 2013-08-05

版权所有 © 华为技术有限公司 2013。 保留一切权利。

非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。

商标声明



HUAWEI 和其他华为商标均为华为技术有限公司的商标。

本文档提及的其他所有商标或注册商标，由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受华为公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，华为公司对本文档内容不做任何明示或暗示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

华为技术有限公司

地址： 深圳市龙岗区坂田华为总部办公楼 邮编： 518129

网址： <http://enterprise.huawei.com>

目 录

1 什么是 NP	1
1.1 NP 的定义	1
1.2 NP 的特点	1
2 ENP VS 传统转发芯片	3
2.2 通用/嵌入式 CPU	3
2.3 ASIC	5
2.4 多核 CPU	7
2.5 商用网络处理器 (NP)	9
2.6 以太网处理器 (ENP)	10
2.7 各处理器比较	11
3 为什么选择 ENP	13
3.1 ASIC: 架构僵化扩展性差.....	13
3.2 商用 NP: 性能差功耗大	15
4 ENP: 性能和灵活性的完美结合	18
4.1.1 共享指令空间	18
4.1.2 Smart Memory	19
4.1.3 百万级流标	20
4.1.4 绿色节能	20
A 缩略语	23

1 什么是 NP

随着国际互联网的迅速发展，电子商务、网络多媒体、VoIP、无线因特网等新业务新应用不断出现，推动因特网进入一个新的发展阶段，当今的网络正逐步向业务多样化的宽带网，或称之为下一代网络 NGN（Next Generation Network）的方向发展，与此相应的对网络速度和网络服务质量的要求也越来越高。

网络服务质量技术的实施要求网络设备具有线速和智能的处理能力，而以通用 CPU 和 ASIC（Application Specific Integrated Circuit）为主要的传统交换机已经无法满足日益增长的网络需求（CPU 的受到转发性能的制约，而 ASIC 则显得不够灵活，相关的介绍请参考第 2 章），网络处理器 NP 的出现很好的解决了 CPU 和 ASIC 的问题，是一种适应新时代网络质量需求的一种新兴、有效的解决方案。

1.1 NP 的定义

NP 即网络处理器（Network Processor，简称 NP），是一种可以编程的芯片。根据国际网络处理器会议（Network Processors Conference）的定义：网络处理器（NP）是一种可编程器件，它特定的应用于通信领域的各种任务，比如包处理、协议分析、路由查找、音频/数据的汇聚、防火墙、QoS 等。

NP 是新一代用来执行数据处理和转发的高速可编程处理器，其设计采用了全新的理念，使其既有 ASIC 的高速处理能力，又有可编程特性。NP 允许路由器、交换机等网络设备的制造商在网络产品前期规划完毕之后，仍然可以通过软件编程改变其数据报文处理方式。这种区别于传统 ASIC 芯片的可编程性，即提供了网络服务和各种业务配置的灵活性，又满足了新业务新应用对高速网络数据处理和高可靠性的需求。

1.2 NP 的特点

NP 将硬件的高速性和软件的灵活性有机的结合在一起，从而使通信系统的设计者可以将其注意力集中于高级业务的开发，并尽可能延长产品生命周期。对于业务种类繁多的企业用户而言，NP 灵活的新增业务部署能力、智能的节电能力以及毫不逊色的线速转发能力，都为企业用户的业务扩展提供了价值。

NP 在可编程能力，编程语言，架构设计等方面有自身的特点。

- 可编程能力

NP 优势的本质在于其可编程性，从而改变 ASIC 灵活性差的缺点。NP 可以适用于多种接口，协议和产品类型，可以支持对协议堆栈从第二层至第七层进行编程，对各种协议的支持，还包括对信元，分组，数据流等多种数据类型的支持，满足边缘设备的需要。利用 NP 的可编程能力可以极大地缩短通信产品开发时间，从而大大增强其竞争能力。

- 专用编程语言

不同于通用 CPU，NP 使用其特有的微码语言实现可编程的能力，但是不同的 NP 厂商使用的语言往往并不相同，这样的差异化阻碍了不同厂商间 NP 的通用性。但是考虑到微码语言是 NP 制造商提供的，针对指定 NP 开发的 RISC 指令集，可以最大程度的发挥 NP 的执行效率。

- 优化架构


NP 需要具有线速处理的能力，以避免节点设备成为瓶颈。其硬件结构为此提供了保证，NP 的体系结构不只是几个 RISC 核和分组处理状态机的集成，它是对这种处理体系结构进行优化，在使用多处理器的情况下还引入加速器，并行处理等机制，加快报文的处理能力。

2 ENP VS 传统转发芯片

NP 出现的时间并不长，它是随着网络设备实现主要功能的元器件的变化和发展而逐渐发展的。而在 NP 的基础上，华为公司立足于二十多年芯片研发积累，开创性地推出了新一代 NP——以太网网络处理器（Ethernet Network Processor，简称 ENP）。其性能和功耗与 ASIC 有着同等优势，同时又具有商用 NP 的灵活性，是性能和灵活性的完美结合。

下文以网络核心设备元件的发展变化阐述网络处理器的发展历史。


图2-1 交换芯片发展史



2.2 通用/嵌入式 CPU

直到上世纪末，Internet 中大部分交换机还是基于与个人计算机类似的体系结构。中央处理器 CPU 完成接口表、MAC 表等表项的查找，访问控制和选路等功能。CPU 从运行在随机存取存储器（RAM）以及只读存储器（ROM）中的操作系统得到基本指令，进而实现预期的操作。

图2-2 通用 CPU 体系架构



使用通用 CPU 的通信设备体系结构的优点是：所有指令都被保存在软件中，能够简单地通过升级系统软件添加新特征和新功能，可以支撑多种配置，以及操作系统的不同的版本。

通用 CPU 的缺点也非常的明显，总结起来主要有以下几点：

- 通用 CPU 是面向用户通用需求而开发的，使用了 CISC 指令集；而交换机主要是网络协议计算和数据报文转发业务，相对于用户通用需求而言功能是简单和单一的，因此通用 CPU 用在交换机上功能显得“多余”了。
- 所有内存的读取都必须考虑 Memory Barrier（内存栅障）的影响，内存栅障使用过度会造成程序性能比较严重的下降（因为 CPU 的内存操作顺序优化和 Cache 优化不能发挥作用）。而使用不当则会造成非常隐蔽而难以调试的错误。
- 单核 CPU 同时处理控制面和数据面，数据从网卡到 CPU 之间的传输靠“中断”来实现。中断机制在有大量数据包的情况下（如，64Bytes 的小包），CPU 吞吐速率大打折扣，大概只有 30%左右，并且 CPU 占用率会很高。这是通用 CPU 作为交换芯片最大的通病。


嵌入式 CPU 很好的解决了如上弊端中提到的第一条。所谓嵌入式 CPU 是主要工作在设备制造商自己设计的系统中，是为了满足某一个特定的场景或者功能而开发的，面向应用的处理器。

相比较通用 CPU 而言，嵌入式 CPU 具有如下的优势：

- 由于是定制开发，有了针对网络报文转发的专门电路，I/O 接口和操作系统等，同时精简了通用 CPU“多余”的功能，仅保留与报文收发和处理相关的能力，因此一般功耗更低，体积更小，价格也更便宜。
- 使用了精简的 RISC 指令集，较 CISC 执行效率得到了提升。

但是嵌入式 CPU 仍然是 CPU，虽然较通用 CPU 有了改进，但是仍然不能避免如上弊端中提到的第二条到第四条。因此在当今的主流交换机中已经很少使用嵌入式 CPU，而是将嵌入式 CPU 与 ASIC 或者商用 NP 结合使用，发挥嵌入式 CPU 灵活的特点完成软件协议的处理，但是报文转发等操作不在嵌入式 CPU 上处理。

图2-3 通用/嵌入式 CPU 在交换机中的应用模型




- 网络协议计算都分由软件完成。
- 转发表的大小、用处等所有属性都由软件定义，存放在内存中，报文转发时根据转发流程读取内存中指定的转发表。
- 数据报文转发流程由软件定义。
- 协议和数据报文解析等处理由软件完成，根据转发流程定义，需要时由软件进行报文解析和编辑。
- 一般常用软件语言为 C 语言。

2.3 ASIC

与基于软件处理以及通过提高 CPU 运行速度而改善运行效率相比，通过制作使用嵌入式指令开发直接在硬件中执行数据处理和转发的专用芯片，可以极大改善系统运行效率，因此网络 ASIC 应运而生。

ASIC (Application Specific Integrated Circuit) 在集成电路界被认为是应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC 的特点是面向特定用户的需求，ASIC 在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性更高、性能更高、保密性更强、成本更低等优点。

图2-4 ASIC 体系架构



使用 ASIC 的通信设备体系结构的优点显而易见：ASIC 将网络报文解析、报文转发表格式、报文转发流程和转发表属性定义等 L2-L3 层业务固化在集成电路中，以硬件代替软件实现报文转发，很大的提升了报文转发的效率，突破了软件小包转发线速性能的瓶颈。


除此之外，ASIC 在内存读取方面较通用 CPU 也做了优化（商用 NP 也做这些优化了，后面介绍商用 NP 时不再重复说明），主要表现为：

- 通用和嵌入式 CPU 在设计的时候并不知道要执行什么程序，所以内存的规格及内存控制器是设计成通用模式的。而 ASIC 在设计的时候就可以知道内存的读写规格，因此其内存规格和读写控制器的设计，是按照转发需要优化的。比如路由表读的频繁，可以设计成读性能优化而写性能差些。而通用和嵌入式 CPU 执行处于平衡状态，无法预先优化。
- DDR 的读取时延很大，很多时间都耗在等待上。同样是 128bit 宽的 DDR 控制器，通用 CPU 一次只能读取一个表项；而 ASIC 设计时已经知道表项的大小，可以把 128bit 分成 16bit 一组单独控制，因此可以同时返回 8 个值，在零碎数据的读取上，性能就提升了 8 倍。

但 ASIC 的缺点也非常的明显，总结起来主要有以下几点：

- 灵活性较差，无法实现高效灵活的配置选择。一旦指令或逻辑被嵌入 ASIC 芯片，要想改变逻辑设计并添加新特性新功能，或者改善运行效率比较困难。
- ASIC 强项在于固化的 L2-L3 报文处理流程，但是对于协议的运算、L4-L7 层业务报文的解析处理、转发表计算等还是需要 CPU 完成。
- ASIC 硬件改变起来比软件困难，新需求研发周期长，成本高。

图2-5 ASIC 在交换机中的应用模型



- 报文转发表、转发查表流程和报文基本解析等功能由 ASIC 硬件寄存器事先固化实现，转发性能非常高效。
- 由于硬件固化，功能拓展困难，成本高。
- 转发运算（包括命令）仍然由 CPU 软件处理，结果作为配置转发表和报文解析等的输入。
- 常用软件语言为 C 语言。

2.4 多核 CPU

多核 CPU 是指在一枚处理器中集成两个或多个完整的计算引擎（内核）。多核 CPU 可以看作是通用 CPU（单核）的横向扩展。理论上性能较单核 CPU 可以做到线性提高。

相较于通用 CPU，多核 CPU 具有以下几点优势：


- 多核 CPU 实现了转发面和控制面分离：可以选用一个或多个内核作为控制面，处理如外挂嵌入式 CPU 处理的协议计算工作。其他的内核则可以全职投入报文转发，解决了单核 CPU 依靠“中断”来实现的报文处理的限制，从而解决了性能无法提高的瓶颈。
- 多个内核并行处理，较单核 CPU 性能可以成倍提高。

由于多核 CPU 并不是为网络处理器特别设计的，因此一些通用 CPU 的缺点在多核 CPU 上也存在，主要有：

- 所有内存的读取都必须考虑 Memory Barrier（内存栅障）的影响，内存栅障使用过度会造成程序性能比较严重的下降（因为 CPU 的内存操作顺序优化和 Cache 优化不能发挥作用）；而使用不当则会造成非常隐蔽而难以调试的错误。

- 多核 CPU 性能的提高与内核的个数和单个内核主频密切相关，可以理解为以成本换性能。相同成本下的多核 CPU 的转发性能还是不及 ASIC 和商用 NP。

图2-6 多核 CPU 在交换机中的应用模型




- 网络协议计算和转发流程、转发表的定义等都由软件完成。
- 转发表存放在内存中，报文转发时根据转发流程读取内存。转发性能与软件实现的优劣、CPU 核的处理能力强相关。
- 报文解析等处理由软件完成，根据转发流程定义，需要时由软件进行报文解析和编辑。
- 常用软件语言为 C 语言。

2.5 商用网络处理器（NP）

网络处理器是新一代用来执行数据处理和转发的高速可编程处理器。其设计采用了全新的理念，使其既有 ASIC 的高速处理能力，又有完全的可编程特性，可以把商用 NP 看作是介于 ASIC 和 CPU 之间的一种处理芯片。


图2-7 网络处理器体系架构



相较于通用 CPU 和 ASIC，网络处理器具有以下几点优势：

- 商用 NP 的转发表和转发流程由软件实现，转发表中有哪些信息，转发表查找先后顺序等都可以灵活配置。相较于 ASIC 的固化，商用 NP 在这方面更加灵活，对于 L4-L7 业务的适应能力更强，研发周期短，成本低，但是转发性能不及 ASIC。
- 转发表项和报文缓存保存在 DDR 中，因此空间大小可以由软件决定，这点与 CPU 是相似的，相较 ASIC 的固化更加灵活。
- 报文存放在片内报文寄存器中，较 CPU 存放的内存，读取高效。
- 报文基本的解析和编辑等处理由协处理器和集成处理器完成，这些处理器都是完成指定目的、可配置的硬件，它们的加入加快了对网络报文通用处理部分的处理速度。
- 微码处理器针对网络报文常用操作，如位移操作、字段操作等有针对性的优化，较通用 CPU 等效率上有较好提升。
- 商用 NP 的软件使用指定微码编程，该语言一般由商用 NP 制造商指定，与商用 NP 硬件配套，可以达到最大的兼容性，没有 C 语言友好和通用，但是拥有更高的处理效率。
- 商用 NP 的 DDR 的读取较通用 CPU 做了优化，读写不再平分带宽，例如 SE 的 DDR 更侧重于读取，因此 80% 的带宽用于读取。
- DDR 的读取时延很大，很多时间都耗在等待上。同样是 128bit 位宽的 DDR 控制器，通用 CPU 一次只能读取一个表项；而商用 NP 设计时已经知道表项的大小，可以把 128bit 分成 16bit 一组单独控制，因此可以同时返回 8 个值，在零碎数据的读取上，性能就提升了 8 倍。

图2-8 商用 NP 在交换机中的应用模型



2.6 以太网网络处理器（ENP）

企业网络总体规模较运营商小，重点是满足企业内部信息互联互通，强调简单易用，对低成本低功耗的要求较高，传统的 ASIC 芯片在成本功耗上优势明显。但随着各种 IT 业务在企业网中应用，传统企业网络面临安全、移动、云、互联网等新业务的挑战。ASIC 也面临可编程、大表项等挑战。

因此，业界提出了可编程 ASIC 的概念，希望能应对新业务的挑战。但可编程 ASIC 无法完全可编程，从历史经验看，和路由器的 ASIC+NP 方案一样都是折中产物，最终只能是一个过渡。


华为公司为了解决企业网交换机面临的挑战，重新设计并研制了 ENP。在保留传统交换机 ASIC 成本功耗优势的同时，具有更灵活的编程能力和大表项，具有高性能低功耗的特点。ENP 在灵活性、成本、功耗、性能、表项缓存多个指标方面取得了突破，站在了业界创新的前沿。

ENP 的体系架构和应用模型与商用 NP 一致，但是相比较商用 NP，ENP 有以下几点优势：

- ENP 提供了更大的转发容量。
- ENP 可访问完整的指令空间，为新业务的编码提供了便利，使得新业务可以更方便的设计和开发，提高了新业务的交付效率。
- ENP 内置了先进的搜索引擎，对于特殊转发表的查找可以提速，提高了整个芯片的报文转发性能。

2.7 各处理器比较

图2-9 处理器比较



说明

由于多核 CPU 的性能与内核的主频、内核的个数以及代码编程强相关，不同多核 CPU 的性能差异较大，性能指标需要实际测试。上图以 Cavium 8 核 1GHz 的多核 CPU、华为 WLAN AC 产品编码为例，实际测试的结果作图。

表2-1 各个处理器之间的比较

比较项	通用/嵌入式 CPU	ASIC	多核 CPU	商用 NP	ENP
转发性能	★ 受到 Memory Barrier 和 CPU 中断的影响，转发性能较差，尤其小包转发是瓶颈。	★★★★★ ASIC将报文的转发流程固化在集成电路中，以硬件代替软件实现报文转发。性能非常好。	★★ 多核仍然受 Memory Barrier 的影响，其性能与内核的个数、各个内核的性能强相关。一般性能较 ASIC 弱。	★★★★ 报文基本处理流程硬件实现，灵活业务部署微码可编程，并且有一系列针对网络帧的性能优化。复杂业务还不能完全线速。	★★★★★ 报文基本处理流程由硬件实现，灵活业务部署微码可编程，特别针对成熟业务部署了定制硬件，转发性能更高。
转发容量	★ 单核 CPU 处理能力有限，以一个主频 1GHz 的 CPU 为例，转发容量在 500M 左右。	★★★★★ 业内主流 ASIC 厂商的转发芯片最大已经为 T 级别。	★★ 多核转发容量与内核的个数、各个内核的性能强相关。当前业内主流多核容量在 10~20G。	★★★★ 商用 NP 的转发容量在 400G 左右，	★★★★★ 华为在 2014 年计划推出 640G 的 ENP，转发容量超越业内主流。

比较项	通用/嵌入式 CPU	ASIC	多核 CPU	商用 NP	ENP
业务扩展	★★★★★ CPU 灵活可编程, 对于新增业务都可以通过软件实现。	★ 业务流程、转发相关表项固化, 新智能业务要重新流片。	★★★★★ 多核 CPU 与通用 CPU 类似, 灵活可编程, 对于新增业务都可以通过软件实现。	★★★ 业务流程、转发相关表项等微码实现, 灵活可编程。	★★★★★ ENP 可以访问完整的指令空间, 为业务扩展提供了更大的便利。
编程语言	★ 一般为通用 C 语言, 语言通用性强, 效率一般。	★ 一般为通用 C 语言, 语言通用性强, 效率一般。	★★ 一般为通用 C 语言, 偶尔使用汇编, 语言通用性强, 效率一般。	★★★★★ 商用 NP 厂商专用语言, 与硬件更好的结合, 通用性较差, 但是效率更高。	★★★★★ ENP 与 NP 一致, 使用厂商专用语言。
研发周期	★★★★★ 软件实现, 新业务研发周期短。	★ 业务流程、转发相关表项固化, 业务落地至少 3 年。	★★★★★ 软件实现, 新业务研发周期短。	★★★ 微码控制灵活, 新业务研发周期短。	★★★★★ ENP 与 NP 一致, 因为可以访问完整的指令空间, 业务扩展更加方便。
硬件成本	★★★★★ 成本很低。	★★★★★ 商用 ASIC 的成本已经可以很好的控制, 比 NP 低。	★ 多核 CPU 由于涉及多个核, 还有核间通信, 成本很高。	★★ 商用 NP 的成本是 ASIC 的两倍, 但是较多核稍低。	★★★ ENP 针对以太网的业务特点, 对硬件和转发流程做了特殊的优化, 较商用 NP 更好的控制成本。


3 为什么选择 ENP


3.1 ASIC：架构僵化扩展性差

简单来说，ASIC 主要由两个通道来协同完成对数据报文的转发，一条控制通道将所有转发协议处理模块串联起来，另外一条数据通道用来存取报文，由此构成了存储、转发的行为模式。

整个芯片的处理性能由两条总线的时钟频率决定。假设芯片的对外接口带宽为 100Gbps，数据通道的位宽为 256bit，则数据通道的总线时钟频率为 $100\text{Gbps}/256\text{bit} = 390.625\text{MHz}$ 。

图3-1 传统 ASIC 串行转发模型






在串行的架构下，设计人员比较容易通过扩展总线位宽或时钟频率来提升芯片的处理性能，也容易做到线速处理，因此 ASIC 性能较高。但这种串行固定的架构注定了 ASIC 有两个天生的缺陷。

首先，协议的正确解析是芯片转发的前提条件，ASIC 只能解析预先定义的应用协议。如要支持新的应用协议，模块内的数字电路需要重新设计，对芯片来说哪怕是增加一个寄存器，整个芯片就需要重新流片。

其次，更为重要的是，ASIC 转发处理与底层硬件的实现方案是强耦合的。每新增一项业务就需要新增一个新业务表项，同时要新增对应的查找通道。比如芯片要支持 VPN 隧道业务，就需要在原有的控制通道上新增一个模块，而这样也会导致重新流片。一个芯片从设计到样片返回，再从样片测试到设备上市一般需要两年以上的时间，这种芯片开发模式阻碍了设备厂商对业务的快速响应。


图3-2 传统 ASIC 串行转发模型新增业务



3.2 商用 NP：性能差功耗大

商用 NP 的业务转发模型也是串行，如下图所示。

图3-3 商用 NP 串行转发模型



传统商用 NP 一般由五个部分组成：NPU 组、指令 Memory、Table Memory（片内）、Packet Memory（片内）和 Table DRAM（片外）。每个 NPU 组共享一个指令空间，比如上图中有 5 个 NPU 组，就有 5 个独立的指令空间。

商用 NP 将一系列 NPU 组串在一起，然后将传统 ASIC 芯片中的业务模型做抽象，对应的在每组 NPU 上部署相应的指令集。以上图为例，对于一般类型报文就分别部署了 Parse

(报文解析+转发行为预判)，Search I (完成一次 ACL、MAC 查找、FIB)，Resolve (依据查表结果决定下一步的行为：包括 PHB 行为、丢弃等)，Search II (如果需要，再一次进行转发表查找)，最后执行 Modify (报文编辑)。


📖 说明

在报文转发中可能存在多次查表行为，比如二层查 ACL、MAC、配置了端口学习限制的还会查找原 MAC；三层查 ACL、ARP、FIB、配置了 URPF 的还会查找 FIB 中原 IP。

商用 NP 的串行架构 Pipeline 每次 Search 仅支持一个转发表的一次查找，多个表多次查询就必须在后面 Search 指令中执行，所以商用 NP 都提供不只一次的 Search 机会。

商用 NP 的优点为：将原有每个模块的逻辑单元用指令来替换，这使得原有的 ASIC 芯片内部每个模块变得灵活了，不至于因为增加一个表项而导致整个芯片重新流片，但是要严格地将转发业务切分成几段适配到每个 NPU 组上去。

图3-4 商用 NP 串行转发模型新增业务



商用 NP 的缺点为：

- 如果业务切分不好，第一会导致某些 NPU 组负载过重，在串行流程中直接影响处理器整体的性能，这也是商用 NP 为什么性能较差的主要原因之一；第二某些 NPU 组负载过重还会导致后续的新业务无法适配到该模型上去，如果新增业务则不得不把某些应该存放在 NPU 组 A 中的业务放在 B 中，业务抽象模型就会被打乱。
- 另外，商用 NP 芯片的 NPU 组只是单纯的执行指令 memory 中存放的指令，并没有根据抽象的业务类型对指令进行精简。这也是商用 NP 功耗过高的主要原因之一。

虽然有性能和功耗上的一些缺点，但商用 NP 通过微码编程可增加新的功能，适应不断变化的需求，解决传统 ASIC 芯片不能快速升级业务的问题，并可以通过快速编程修改功能 bug。

由于每个 NPU 组都通过微码编程，就可以针对新的协议报文进行解析，部署新的业务转发表项，支持新的隧道类型，支持新封装。比如，企业要将网络升级为 IPv6，若传统

的 ASIC 芯片构建设备存在 Bug，则需要大规模的更换设备，无法保护客户投资。但商用 NP 芯片构建的网络设备只需要进行微码升级即可支持。

对客户来说，商用 NP 带来的最重要的一个好处是让与网络相关的 IT 业务能够迅速得以部署，而传统 ASIC 若不支持新协议、新业务、新特性，则需要重新设计，这要等上三年。

4 ENP：性能和灵活性的完美结合

ASIC 性能高、功耗小，但架构固化不灵活，无法适应企业 IT 应用的快速发展。

商用 NP 虽然灵活，但性能和功耗却成为瓶颈。

针对这种现状，华为公司立足于二十多年芯片研发积累，开创性地推出了 ENP，其性能和功耗比平 ASIC，同时具有商用 NP 的灵活性，是性能和灵活性的完美结合。

ENP 具有以下优势：


4.1.1 共享指令空间

ENP 中的 NPU 与商用 NP 的 NPU 有所不同。ENP 的 NPU 可访问完整的指令空间，因此每个 NPU 组都能执行从 Parse 到 Modify 的任何指令。这样就不需要像商用 NP 那样，将业务处理切分到不同的 NPU 组上，节省了开发过程，可以快速开发出新业务。

另外，ENP 采用了多线程技术，有效降低了 IO 访问延时对 NPU 性能的影响。

- 首先，硬加速对业务进行预处理。
比如对二层、三层、MPLS、VPN 业务做全处理或部分处理，降低 NPU 内核的负载，有效提升了性能。
- 其次，硬加速支持分支预测。
ENP 能将执行长指令所需的数个指令周期压缩到 1 个指令周期内完成，缩减了 NPU 内核的执行时间。相对于商用 NP，其长指令的执行性能提升了数倍以上。
例如，一段交换机代码有多个分支，商用 NP 通常是按顺序执行，但 ENP 则可同时执行多个分支，输出符合要求的结果，大大提高了效率。
- 再次，硬加速支持复杂指令集。
对于一些常见的计算行为进行指令整合，使得基础运算性能提高数倍。

图4-1 ENP NPU 共享内存示意图



4.1.2 Smart Memory

商用 NP 或商用 ASIC 在架构上将计算与存储严格分离开来，导致计算逻辑单元与存储单元物理距离增大，计算单元和存储单元交互增多，进而导致访问延时大，功耗高。


如果多个源对同一地址进行读写操作，为保证数据的一致性，必须锁存地址，这样很容易形成访问瓶颈。

针对这种情况，华为 ENP 集成了 SmartMemory，让存储单元集成了一些计算和判断处理的能力，用以减少主计算单元与 SmartMemory 之间的操作交互，大大提高了计算单元与存储单元之间的访问效率。

举个例子，在传统的转发模式下，要用 IP 或 MAC 地址获取表项索引，主计算单元根据索引计算出下次表项的地址，然后再进行线性查找。IP 或 MAC 需要经过两次查找才能获取结果。而 SmartMemory 在接收到一条查找指令之后，经过处理将结果返回给 NPU，只需主处理单元和 SmartMemory 进行一次交互，极大地提升了效率。

另外，SmartMemory 还集成了华为自研的查找算法引擎（Search Engine）、协处理器（Co-Processor）和流量管理器（Traffic Management），囊括了商用 NP 或 ASIC 对内存操作的所有算法，如查找、运算、读写等等，可以被 ENP 任何功能单元(如流量限速、统计)所调用。

图4-2 ENP Smart Memory



4.1.3 百万级流标

基于 Hybrid Openflow 的 SDN 网络方案，采用 Openflow 和传统路由双平面来进行不同的转发控制，用于传统网络向 SDN 进行过渡。

该演进理念得到了业界的广泛认可，但是基于商用 ASIC 芯片的内置流表规格过小，只能通过外挂昂贵且容量有限的 TCAM 来扩展流表的规格；采用 ACL 来查表和执行动作的方案，因 ACL 规格小无法规模商用。

华为 ENP 最大支持 16M 条流表（假设按照每用户 1000 条流计算，则可以支持 16K 用户同时在线），很好地满足了 Openflow 对流表资源的要求。

另外，通过可编程的方式，内置 ENP 的交换机可同时支持 Openflow 和传统以太网数据包转发，帮助用户实现从传统网络向 SDN 的迁移。


4.1.4 绿色节能

ASIC 的能耗值是固定的，不随业务变化而变化，一般而言较商用 NP 的要小。

华为 ENP 可以动态感知流量的变化。如果流量小的时候，自动关闭内部的 NPU 和数据链路等部件，保证功耗降到最低。当流量变大时，在 ns 级别立刻恢复关闭的部件，性能提到最高，经过测试可以应对最坏流量突发情况不会丢包。


采用这种技术，网络设备的闲时功耗可以节约 30% 以上，按一个企业正常上班 8 个小时，16 个小时都是没有太多流量，节能效率可达 20% 以上，这是真正的绿色环保。

图4-3 ENP 绿色节能示意图



芯片功耗计算公式为 $P = 0.5 * C * V^2 * f$ ，其中 C 为寄生电容， V 为芯片的工作电压， f 为芯片内部的时钟频率。寄生电容是物理属性不可改变，因此原理上可以通过改变电压与时钟频率而降低功耗。

图4-4 ENP 绿色节能原理



华为 ENP 集成自创的测速器、业界先进的电压控制器以及数量众多的时钟控制门。测速器集成在数据通路与 NPU 组之间，可以检测芯片内部流量的 bps（比特每秒）以及 pps（报文每秒）。

通过对内部流量的 bps 检测，自动对 DataPath 的工作时钟频率做变频。当流量降低时，时钟频率降低 DataPath 的带宽降低，当流量升高时，时钟频率升高 DataPath 的带宽上升。

通过对内部流量的 pps 检测，动态开关 NPU 组。当 pps 下降时可关闭一些 NPU 组，使其进入深度休眠状态关闭 NPU 组的电源与时钟。当 pps 上升时可以立即打开一些 NPU 组，打开 NPU 组的电源与时钟，使其能立即投入使用。

A 缩略语

缩略语	英文全名	中文解释
ENP	Ethernet Network Processor	以太网网络处理器
ASIC	Application Specific Integrated Circuit	为专门目的而设计的集成电路